Lezione 1 – Motivazioni del ricorso alle strutture pipeline
Transcript
Lezione 1 – Motivazioni del ricorso alle strutture pipeline
Modulo 5 – U.D. 2 – Lez. 1 Lezione 1 – Motivazioni del ricorso alle strutture pipeline Architettura degli elaboratori I Modulo 5 - Principali linee di evoluzione architetturale Unità didattica 2 - Strutture pipeline Nello Scarabottolo Università degli Studi di Milano - Ssri - CDL ONLINE Formulazione del problema • La CPU passa la sua esistenza a eseguire istruzioni macchina; • ogni istruzione macchina viene portata a termine in diverse fasi: • Fetch; • Decode; • Exec; • Write Back; • c'è poca sovrapposizione fra gli elementi coinvolti nelle varie fasi. Adottiamo una catena di montaggio (pipeline) Nello Scarabottolo – Architettura degli elaboratori I 1 Modulo 5 – U.D. 2 – Lez. 1 Funzionamento di una CPU normale fase della Control Unit I0 Write Back I1 WB0 WB1 E0 Exec E1 D0 Decode D1 F0 Fetch F1 tempo Funzionamento di una CPU pipeline Control Unit attive I0 F0 I3 I4 WB1 WB2 WB3 WB4 E0 E1 E2 E3 E4 E5 D0 D1 D2 D3 D4 D5 D6 F1 F2 F3 F4 F5 F6 F7 ECU FCU I2 WB0 WBCU DCU I1 tempo Nello Scarabottolo – Architettura degli elaboratori I 2 Modulo 5 – U.D. 2 – Lez. 1 Efficacia della pipeline Dopo il transitorio di avviamento, il tasso completamento istruzioni (ICR: Instruction Completion Rate) delle due CPU è: ICRpipeline = NS × ICRnormal [MIPS] dove NS = n° di Stadi (Number of Stages) della pipeline. In realtà, le fasi non hanno tutte durata esattamente uguale: ICRpipeline < NS × ICRnormal [MIPS] La singola istruzione impiega circa lo stesso tempo. Struttura di una CPU pipeline FCU Fetch Control Unit DCU Decode Control Unit PC MAR MDR IR ECU WBCU Exec Control Unit Write Back Control Unit ALU GPR SP Data Bus Address Bus Control Bus Nello Scarabottolo – Architettura degli elaboratori I 3 Modulo 5 – U.D. 2 – Lez. 1 In sintesi... • Una struttura a catena di montaggio (pipeline) consente di velocizzare l'esecuzione aumentando il numero di istruzioni macchina completate per unità di tempo [MIPS]. • L'incremento di prestazioni è dovuto a un intervento architetturale: – la tecnologia di realizzazione dell'integrato quindi la frequenza di lavoro - non cambia. Vedremo quali sono i problemi nell'esecuzione di un programma reale. Chiusura Nello Scarabottolo – Architettura degli elaboratori I 4
Documenti analoghi
Gradi di parallelismo
pesanti di I/O verso e per la memoria, trasferimenti che potevano essere eseguiti da dispositivi
autonomi che si appropriano del bus di sistema consentendo alla CPU di avanzare in parallelo ad
esem...